====== Aufbauhinweise ======

===== Ralph - 28.03.2011 =====

Bitte noch folgende Schritte erledigen:

  - Die CPU Eingänge BUSRQ, WAIT und NMI mit einem 4,7K Widerstand nach +5V verbinden, sofern die nicht vorhanden sind.
  - im BWS das Gatter IC21F überbrücken, aber natürlich NICHT das Gatter kurzschliessen !
  - Am Ende der Rückverdrahtungsplatine !! 4,7k Pullup-Widerstände in die Datenbusleitungen nach +5V löten. Das Ende einlöten am Ende ist wichtig!

===== Wusel_1 - 14.06.2011 =====

  * PIO2-Leiterplatte beim LS175 Pin9 ein C (1-2nF) nach Masse (Pin8)

===== UR1968 - 14.06.2011 =====

  * Die ROM-Bank ist auf Steckplatz 6 
  * PIO-2 ist auf Steckplatz  9 
  * FDC ist auf Steckplatz 10