

#### 4.

### Operativ-/Festwertspeicher QFS K 3620

#### 4.1.

#### Kurzcharakteristik

Der kombinierte Schreib-Lesee-Speicher (Operativspeicher) und programmierbare Festwertspeicher QFS K 3620 dient der Speicherung von variablen sowie feststehenden innerhalb des Halbleiterrechners K 152 0. Dieser Speichermodul ermöglicht in der Kombination mit den anderen Speichermodulen eine Flexibilität im Rahmen der Zusammenstellung der Halbleiterspeicher und zusammengesetztes kleine Speicher. Der QFS K 3620 wird durch den Steckkühnleitentyp 012-7031 mit indirektem bzw. 012-1036 mit direkten Steckverbinder realisiert und beinhaltet einen 2K Byte großen bittischen Halbleiterspeicher (MOS-RAM) und einen 6K Byte großen programmierbaren Festwertspeicher (EPROM) mit den zur Dattkopplung, Ausweich und Ansteuerung erforderlichen bespielernen Schaltkreisen.

Die EPROM-Schaltkreise sind über 24polige DIL-Stackfassungen auf der Steckleinheit kontaktiert.

Das Beschreiben der EPROM-Schaltkreise erfolgt außerhalb der Steckleinheit auf einem EPROM-Programmiergerät. Eine Änderung der ROM- Leistungsfestigkeit ist jederzeit durch Austausch oder Uaprogrammierung der EPROM-Schaltkreise möglich.

#### 4.2.

#### Spezielle technische Daten

##### Speicherkapazität:

2KByte erweiterbar RAM

(Anordnung von 2x8 Speicherchips)

6K Byte EPROM

(Anordnung von 6 Speicherchips)

##### Speicherbeschalttypen:

Q240

1K x 1 Bit; nMOS

Q260

1K x 8 Bit; nMOS

**Zugriffzeit:**  
Betriebsarten:

≤ 530 ns  
Abgeschlossene Zyklen "Lesen" oder  
"Schreiben" in beliebiger Reihen-  
folge beim RAM und "Lesen" bei 10  
EPROM.

(Programmieren oder Löschen des  
EPROM ist nur extern mit Programm-  
iergerät möglich).

**Datenverlust:**

Energieunabhängige Datensicherung  
bei ROM-Speicher.  
RAM-Informationsgehalt bei Abschal-  
tung der Betriebsspannung verlo-  
ren. Ein Datenverlust ist möglich,  
wenn im Ruhezustand des Speichers  
eine Spannung (Schleifspannung)  
von außen über kleine SPG einge-  
führt wird. Die Spannung muß  
 $\geq 2\text{ V}$  sein.

**Spannerversorgung:**

für RAM-Speicher, Steuerelektroni-  
kik und Pufferschaltkreis  
 $SP_0 = 5\text{ V} \pm 5\%$ , typ. 0,5 A  
(bei 2 V Schleifspannung etwa  
0,3 A)

für RAM-Speicherschaltkreise  
 $SP_1 = -5\text{ V} \pm 5\%$ , typ. 0,2 A  
 $12P = 12\text{ V} \pm 5\%$ , typ. 0,3 A  
Es ist dafür zu sorgen, daß die  
Spannung  $SP_1$  nicht später als 10 ms  
nach Zuschaltung von  $SP_0$  bzw. 12P  
ihren Kennwert erreicht und höchstens  
10 ms vor Wegfall der  $SP_0$   
bzw. 12P abfällt.

#### 4.3. Programmierung der Steckbaeinheit

##### 4.3.1. Programmierfelder der Steckbaeinheit




Abb. 6

Die Programmierfelder bestehen aus Wickelstiftpaaren oder Winkelschaltern. Im erstenen Fall erfolgt die Programmierung, indem Wickelstiftpaare nach der Wickeltechnik miteinander verbunden werden.

##### 4.3.2. Adressenordnung

Die 16 Adresssignale werden im Speicher wie folgt bewertet:

- |               |   |
|---------------|---|
| AB0 ... AB9   | - interne Chipadressierung  |
| AB10 ... AB15 | - Dekodierung in Abhängigkeit von der im Programmierfeld K10:1 ... 4 = X11:1 ... 4 fixierten Adresse. Die im Speicher wirkende Adresse AB'2K ... AB15 ergibt sich |

aus der stellensrichtigen Subtraktion  
der eingegebenen Steckesühleitendressen

von der angelegten Adresse AB12 ... AB15.

AB10, AB11, AB12K - Auswahl einer der 8 1K-Blocke der STE  
(Chipauswahl)

AB13K ... AB15K - Auswahl der Steckesühleit, wenn E11e 3  
Signale Nullpotential besitzen.

Zuordnung des Adressbereichs der Steckesühle 1t:

Über 4 Wickeltürcken bzw. 4 Schalter X10:1 ... 4, X11:1 ... 4  
wird dem Speichermodul ein wählbarer Zusammenhang der Adress-  
bereich von 8K Adressen zugeordnet.

Das Programmierfeld erhält in binärer Verschlüsselung die An-  
fangsadresse des gewünschten Adressbereiches. Diese Adresse ist  
ein gesetzahldiges Vielfaches von 4K.

Kodatabelle:

Adressbereich	X10:4-X11:4	X10:3-X11:3	X10:2-X11:2	X10:1-X11:1
0000-1FFF	-	-	-	-
1000-2FFF	-	-	-	Brücke
2000-3FFF	-	-	Brücke	-
3000-4FFF	-	-	Brücke	Brücke
4000-5FFF	-	Brücke	-	-
5000-6FFF	-	-	-	-
6000-7FFF	-	-	-	-
7000-8FFF	-	-	Brücke	Brücke
8000-9FFF	Brücke	Brücke	Brücke	-

Bei Schalterbestückung entspricht "Brücke" den geschlossenen  
Schaltern.

#### 4.3.3.

#### Verteilung der RAM/ROM-Bereiche

Um eine gute Flexibilität in der Gestaltung der RAM- und ROM-Bereiche im Gesamtspeicher K 1520 zu gewährleisten, können die RAM/ROM-Bereiche des Speichermoduls **nach Belieben** gespiegelt werden. Die Speicherfolge wird mit Kodierbrücke X1C:6-X11:6 festgelegt.

#### X10:6-X11:6      adressenfähige Speicherfolge

-	2K RAM, 6K ROM
Brücke	6K ROM, 2K RAM

Bei Schalterbestückung entspricht "Brücke" dem geschlossenen Schalter.

Es ist die unterschiedliche relative Adresse der ROM-Elemente zu beachten.

#### 4.3.4.

#### Plezung der ROM-Elements auf der Steckleinheit

Die programmierten ROM-Elemente werden über DI-Steckfesseln auf der Steckleinheit kontaktiert.

Die einzelnen Steckplätze repräsentieren die im folgenden Schema dargestellten relativen Adressbereiche der Steckleinheit (bezogen auf die programmierte Steckleinheiten-Anfangsadresse).

Die Adressbereiche unterscheiden sich in Abhängigkeit von der Belegung der Wickelbrücke X1C:6-X11:6 (Reihenfolge der ROM/ROW-Speicher).

Die in Klammern dargestellten Adressen gelten für die Speicherfolge 6K ROM, 2K RAM (X1C:6-X11:6 gekickt).




Abb. 7

4. 3. 5.  
Anschalt der Speicherabriegels MÉMOI

Im Speichermodul wirkt  
selbe Sperrsignale

	X6: 1-X7: 1	X6: 2-X7: 3	X6: 3-X7: 3
MÉMOI (X1: B09)	Brücke	-	-
MÉMOI1 (X2: A21)	-	Brücke	-
MÉMOI2 (X2: B21)	-	-	Brücke

Wickelbrücken

Bei Schalterbestückung entspricht "Brücke" dem geschlossenen  
Schalter.

#### 4.3.6.

#### "WAIT"-Generierung

Von den dynamischen Daten der aufgerufenen Speicherzettechaltkreise hängt es ab, ob während eines Befehlleseszyklus oder während eines jeden Speicherzyklus (Befehlleseszyklus sowie Schnell-Lese-Zyklus) in K-1520 eine Zeitverlängerung über "WAIT" vorgenommen werden muß, oder ob prinzipiell kein "WAIT"-Zyklus erforderlich ist.

Durch die konkrete Bestückung der BLP ist bereits vorgegeben, wie die Einstellung erfolgen muß.  
Für den allgemeinen Anwendungsfall kann die Einstellung wie folgt vorgenommen werden:

Generierung von "WAIT": Brücke

X10:5 - X11:5 offen

Unterdrückung der "WAIT"-Bildung:

"WAIT"-Generierung erfolgt nur während eines Befehlleseszyklus (W1):  
Brücke X10:5 - X11:5 geschlossen  
"WAIT"-Generierung erfolgt nur während eines Befehlleseszyklus.

"WAIT"-Generierung-erfolgt-während-eines-befehlleseszyklus  
lust-Brücke-X10:5-X11:5 geschlossen

#### 4.3.7.

#### Netzleiterspannungsauführung SPC

Normalerweise werden die RAM-Speicherbausteine über den Netzleiterspannungsaufzug SPC versorgt. In Sonderfällen, wo die Anschlußleiste SPC auf dem Bus nicht belegt sind, kann SPC steckleitensfähig durch Brückung der Wickelstifte X12-X13 mit SP verbunden werden.

#### 4.4. Punktionsbeschreibung

##### 4.4.1.

###### Verwendungszweck

Der OPS K 3620 wird im Mikrorechner K 1520 als kombinierter Operativer-Speicher (statischer Schreib-Lese-Speicher) und programmierbarer Festwertspeicher (Only-Lese-Speicher) eingesetzt.  
4.4.2.

###### Funktion

Die Steckleinheit beinhaltet die Funktionengruppen Speichermatrix, EIN- und Ausgabebuffer und Auswahl- und Steuerelektromik.

Die Wirkungsweise der Schaltung ist in Blockschaltbild Abb. IX/8 dargestellt.

Die Speicherstruktur besteht aus 2 Gruppen zu je 8 RAM-Speicherchips Q240 und aus 6 EPROM-Speicherchips Q260. Die ROM-Bausteine sind ausschließlich auf DIL-Steckfassungen gesetzt.

Da der Speichermodul K 3620 eine Kombination der speichergetrennten Modulen K 3520 und K 3820 darstellt, sind auch die Schaltungsteile praktisch identisch, so daß auf die Beschreibungen der beiden Modulen 2.4.2. und 3.4.2. verwiesen werden kann.


Eine modulare technische Lösung stellt die Adressumwandlerlösung und die RDY-Bildung dar.

Zur Adressumwandlung sind wie beim K 3820 ein Addressbaustein PS83 in dort beschriebener Art und Weise eingesetzt. Entsprechend der vorliegenden Speichergröße werden hier 3 ungeschaltete Adressbits AB13K...AB15K zur Blockeinheitenwahl herangezogen. Um eine wahlfreies Adressenspiegelung vornehmen zu können, werden die Adressbits AB10, AB11 und das ungeschaltete Adressbit AB12K dem 1 aus 3-Dekoder-Baustein PS86 zugeführt. Diese Baustufen negieren die Adressbits, wenn die Wickeldrähte X10,6-X11,6 geschlossen ist. Diese Negation bewirkt, daß bei aufeinanderfolgender Adresse die  $\overline{AB}$ -Signals in abfallender Nummerfolge aktiviert werden. Bei offener Drähte ist diese Nummerfolge abgelaufen.

## Seite Korrekturen


18/17  
Pkt. 3.3.1  
Abb. 3

neue Abbildung



24  
Pkt. 4.3.1  
Abb. 6

neue Abbildung



- 31  
Pkt. 4.3.6 folgendem Text streichen:  
Erliche X 31 - X 32 geschlossen  
SPLATT® Generierung erfolgt während eines jeden  
Speicherzyklus  
Artikel X 30 : X 31 geschlossen

42

VAG-U 42 90 130/130 100