und parallele Kommunikation

Guelle:

Stadtarching
Sommoran

Postand BVS

### 1. Kurzcharakteristik

V.24 oder [FSS. Interface) und zwei serielle Schnittstellen nach V.24. Eine der beiden. Schnittstellen ermoeglicht die serielle Vebertragung nach

ädressen und Interruptleitungen. auf der Steckeinheit installierten alle Schnittstellen die Auswahl unterschiedlicher Basistor-Schalter

Daten) erfolgt weber eine 62-poligen direkten Die Verbindung zum Systembus (Stromversorgung, Steuersignale, und

polige Buchsenleiste (X2). Die Realisierung des parallelen Interface erfolgt durch eine 25-

Fuer die beiden seriellen Interface sind zwei. Varianten vorge-

realisiert. -ein Kanal (V.24), wird ueber eine 9 polige Steckerleiste (X3)

Adapterwinkel durch einen 25-poligen Stecker in gemischter -ein weiterer Schnittstelle (V.24 oder IFSS) wird deber einen -(V.24 + IFSS) nach aussen gefuehrt. Bele-

Technische Daten und konstruktive Beschreibung

### 2.1. Technische Daten

Abmessungen: 106mm × 337mm

Steckverbinder:

Systembus:

× H 62-poliger direkter Steckverbinder 212-62 EBS-60 4006/01-2-V

-Parallele Schnittstelle: × 14 25 polige Buchsenleiste 203-25 EBS-60 4006/01-2-V

-Serielle Schnittstelle: ŭ 9 polige Steckerleiste 101-09 EBS-G0 4006/01-2-V

-Serielle Schnittstelle V.24 oder IFSS × 4 II 26-polige Steckerleiste 102-26 EBS-60 4006/01-2-V

Adapterwinkel:

25 polige Steckerleiste 123-25 EB\* GO 4006/01-2-V

Stromversorgung:

2 2 2 2 2 2 2 3 3 2 3 3 3 # +120 # -120 NS+ K keine Stromaufnahme 0,65 0,03 A

Der Adapter realisiert eine parallele Schnittstelle (Centronics-Steckverbinder ermoeglichen

# Serielle Schnittstelle S2 (V.24):

TGL 29077/01, 02

Signalpegel: 'EIN' # >+3V (+3V ... +12V)

Schnittstellenleitungen: 101, 102, Uebertragungsrate: max. 9600 Baud Kabellaenge max. 15 m 103, 104, 105, 106, 107,

Pegelwandlung: 75150 (Sender), 75154 (Empfaenger) 108, 109, 125

Asynchronbetrieb

## Serielle Schnittstelle IFSS:

TGL 42886

20 mA-Stromschleife

Signalpegel: "1"  $\approx$  15 ... 25mA (High-Pegel) "0"  $\approx$  0 ... 3mA (Low-Pegel)

- Uebertragungsrate max. 9600 Baud Optokoppler beidseitig (jedoch galvanische Trennung nur beim Passiv-Mode des Senders und Empfaengers, wobei zu beachten ist, dass die standardmaessig geforderten 4 mm Luft- und Kriechfuer strecke IFSS und auf 0.24 Grund des gemischt belegten Steckverbinders nicht eingehalten werden koennen.

- Kabellaenge max. 500 m

- Schnittstellenleitungen: SD+, SD-, ED+,

ED-

- Aktiv- oder Passiv-Mode fuer Sender und Empfaenger

Asynchronbetrieb

# Parallele Schnittstelle Centronics:

# Lastverhaeltnisse der Interface-Signale

Ausgabetor (und Eingabetor) der 8 Datenbits.

max. Ausgangsbelastung: -IOH = 2,6mA (bei 2,4V) IOL = 12mA (bei 0,4V)

Das Eingabetor ist fuer das Interface selbst uninteressant und kann in Erkennungs- und Selbsttestroutinen benutzt werden:

Eingabetor fuer 5 Statusleitungen.

max. Eingangslast: -IIL = 1,5mA (bei 0,4V, einschliesslich Full-Up-Widerstand 4,7k0hm)

N

į

Ausgabetor (und Eingabetor) fuer 4 Steuerleitungen. max. Ausgangsbelastung: --10H = 0,5mA (bei 2,4V, open collektor mit Full-Up-Widerstand 4,7kOhm)

IOL = 15mA (bei 0,4V)

Das Eingabetor kann fuer Erkennungs- und Selbsttestroutinen benutzt werden, oder fuer Spezialanwendungen als reines Eingabetor, wenn die Ausgabeleitungen auf high geschaltet sind (open collector).

### 2.2. Bauelementebasis

Auf der Leiterplatte sind im wesentlichen folgende Bauelemente eingesetzt:

Schaltkreis Schaltkreis Schaltkreis fuer die Busschnittstelle: U74 HCT 125: DS DS 8205D nach TGL 8286D nach TGL 39866: 42622: 1-aus 8-Decoder 8-Bit-bidirektionaler 4-fach Treiber fuer Bustreiber/Empfaenger Interruptleitungen (Adressen) (Daten)

- Serielles Interface:

Schaltkreis 8250: programmierbarer serieller E/A-Baustein

Schaltkreis 75154: V24-Leitungsempfaenger

Schaltkreis 75150: V24-Leitungstreiber

Schwingquarz MQ 02: 7372,8 kHz

Optokoppler MB 104/5B nach TGL 36609

Paralleles Interface:

Schaltkreis DL155D: E/A-Decoder Schaltkreis DL374D, DL541D: Datenregister Schaltkreis DL074D, DL175D, DL540D: Steuerregister Schaltkreis DL541D: Statusregeister

# 2.3. Konstruktive Beschreibung

Die zweite serielle Schnittstelle verwirklicht einen Kanal nach V.24 oder eine 20 mA-Stromschleife IFSS und wird ueber einen 25-Auf Veber DIL-Schalter erfolgt die Auswahl der vorgesehenen und 25-polig fuer Centronics, moeglich. adressen und der Interruptleitungen. terwinkel untergebracht. poligen Stecker in gemischter fin-Belegung nach aussen geführt. 495 Aus konstruktiven Gruenden ist auf dem Abapter Schnittstelle Gentronics angebrdnet. **bun** einer Leiterplatte sind die Hardware-Elemente zur 25-poliqe Stecker ist an einem am Chassis befestigten nur zwei Schnittstellen-Steckverbinder: , 9-polig fuer EWELET serieller tanaels . 1₩05 et Der die Unterbringung 9-polig fuer V-24 parallelen Realisier Basis Adap nach

#### Anschluesse:

X1 = 62 poliger Steckverbinder Systembus (Stromversorgung, Steuerrsignale, Daten )
X2 = 25 polige Buchsenleiste parall, Schnittstelle (Centronics)

x3 = 9 polige Steckerleiste serielle Schnittstelle (V.24)

X4 = 26 polige Steckverbindung mit Bandkabel

polige Steckerleiste serielle Schnittstelle (gemischt belegt mit V.24 und IFSS-Leitungen)

2.4.

Anschlussbedingungen

2.4.1. Systembus-Anschluss

Signalname

				H
1 200		. •		I
1 1				***
		٠.		1
	I	r-4		ı
1 Felber 1	: Jecoder !	. •		<b>.</b>
L Catenous- L	i Adress i	-		I
	<b>-</b>	<b>2</b> -4		ı
				. •
	• • •	٠	SIGNALE	
. at 071	isignate	i signale	rupt-	1
- 31 (	i dress-	" Stewer-	Inter-	
	() 化化环环基化环环 化二甲苯甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲甲	# 11 H H H H H H H H H H H H		

RESETDRA SP SN 12N 12P OV /IOW /IOR /IOR IRQS IRQS IRQS

H			
I	I Umschalter I I V.24 oder I I IFSS	I I I I I I I I I I I I I I I I I I I	H   H   H   H   H   H   H   H   H   H
Stecker	I V.24 I I Sender I I Emp+aenger I I I I I I I I I I I I I I I	I I I I 25-polige I Buchse I 8250 I Buchse I I 1	I I I I I I I I I I I I I I I I I I I

IFSS V.24 Sender Empfaenger Bandkabel 26-pol Steckverbinder

25-poliger Stecker (Adapterwinkel)

### 2.4.2. Schnittstellenanschluesse

Anschluss zur s Steckerleiste X3 seriellen Datenuebertragung 9-pol19e

0 <b>9</b>	0 0 7	004 014	0 U D	01	Kontakt
106 125	107	108	103	109	Signalname
V.24-Sendebereitschäft Clb V.24-Rufzeichen RI	V.24-Betriebsbergicschaft V.24-Sendeaufforderung RTS	V.24-Betriebserde SG V.24-Betriebserde SG	V. NA-Sendedaten TxD	V 24-Empfangssignalpegel DCD	Bezeichnung

Anschluss zur seriellen Datenuebertragung Zweiter Kanal 25-polige Steckerleiste

# Anschluesse bur parallelen Datenuebertragung Buchsenleiste ĸ

09	00	07	<u>0</u> 6	୍ର	04	0.3	90	01	Kontakt
DATAS	DATA7	DATA6	DATA5	DATA4	DATAS	DATAZ	DATAI	STROBE	Signalname
10 - 25	17	16	15	14	13	10	11	ĭo	Kontakt
OV (GND)	/SELEFT IN	\INIT	/ MRROR	/AUT FEED XT	SELEKT	W.	8∪SY	/ACKNLG	Signalname

## Funktionsbeschreibung

#### 3.1. Einfuehrung

Steckverbinder. Steuersignale und die Spannungsversorgung ueber den FC-Systembus-Der Adapter fuer serielle und parallele Kommunikation erhaelt die maximalen

V.24-Interface oder 20 mA≠Stromschleife (IFSS) wahlweise einge-Vebertragungskanaele mit jeweils einem Sende- und Empfangskanal, die vollduplex im V.24-Interface betrieben werden koennen bzw. kann der auf der Erweiterungssteckeinheit realisierte Kanal als Der Adapter realisiert in der zwei unabhaengige serielle Bestueckungsvariante

Ausgabesignale und 5 Eingabesignale. Alle Signale vind ueber normale Eingaber und Ausgabebefehle programmtechnisch erreichbar. Mit dem Parallel-Interface ist es moeglich, umgekehrt!).Fuer Handshaking, Drucker mit Centronics-Schnittstelle zu webertragen (nicht Statusauswertung u.a. 8 Datembits parallel gibt es

setzt werden.

## 3.2. Schaltereinstellung fuer E/A-Adressen, Interruptleitungenund Vebertragungsverfahren

und die Einstellung des seriellen Uebertragungsverfahrens vorgenom-Durch DIL-Schalter wird die Einordnung der Steckeinheit im System

## Zuordnung der Schaltergruppen:

ı		1	ر
S		S2	1
Schalter fuer V.24-Leitungen S.Kanal	face Centronics	Adressen und Interruptleitungen fuer Farailei-Inter	Schalter fuer IFSS Sende- und Empfangsschleifen

Adressen fuer 2. Kanal, V.24 oder IFSS

S 4 S 6 S 7 Umschalter fuer die Sendeleitung von V.24 auf IFSS Interruptleitungen fuer beide serielle Kanaele Adressen fuer 1.Kanal

Umschalter fuer die Empfangsleitung von V.24 auf IFSS oder umgekehrt. oder umgekehrt.

# ď

20 I I I I I I I I I I I I I I I I I I I	101 101 101 101 101	101 101 101 5S			Schalteranordnung und
	IRQ4 IRQ3	03F8H 02F8H 03E8H 02E8H			d Bedeutung: V.24
S7 und S V.24=AUS IFSS=EIN		       		             	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
und S8: 24≡AUS SS≔EIN	IRQ4	 	03F8H 02F8H 03E8H 02E8H		1FSS V.24
•	i 	i 		1 02	I CE
				0278H u.027CH 1) 0378H u.037CH 1) IRQ5 IRQ5	CENTRONICS

Schaltergruppe 53: Fuer V.24 alle Schalter Fuer IFSS alle Schalter POS.

m Z SOF

		SI	
ICI	101	101	101
I I	1	IDrosselI	1 1
	Fuer IFSS alle	Fuer V.24 alle	Schaltergruppe
	Schalter	Schalter	S1:
	mIN'.	· SUA ·	

SSAT V. 24

Die im Bild als Beispiel dargestellten Schalterstellungen haben folgende Bedeuung:

V.24 (IFSS)	V.24 1.Kanal	Centronics		Zustaendig fuer
H	-	H	-1	ē
02F8H	OKFOH	0378H und 037CH 1)		I Adresse
_				м
1 FQ3	IRQ4	IRQ7		Interrupt

verschiedenen Adressen moeglich. satz zum seriellen Teil ist alternativ nur die Verwendung von ohne die Adressleitung A2 beschaltet ist. Das heisst, im Gegen-1) Diese Adressen ergeben sich daraus, dass der Adressdecoder

- Beim Einstellen der Adressen ist darauf zu achten, dass bei dem seriellen Teil pro Kanal nur eingestellt werden kann, eine Adresse
- dass die Adresse der beiden Kanaele unterschiedlich sein muessen und
- Adresse eingestellt werden darf. beim Interface Centronics ebenfalls nur eine

halten auf den Systembus geschaltet und sind high-aktiv. Die Interruptsignale werden durch Bustreiber mit Tri-state-Ver-

# Serieller Teil des Adapter

# 3.3.1. Allgemeine Eigenschaften

statten die Schleifenrueckfuehrung von Sende-/Empfangs- und staendiges Frioritaets-Interruptsystem steuert Sender, Empfangs-, oder 8 Bits mit 1, 1,5 oder 2 Stopbit unterstuetzt. Ein voll-Vebertragung und ist voll programmierbar. Das Kernstueck ist der 8250. Er fuegt Startbits und Paritaetsbits hinzu und loescht sie wieder. Ein programmierbarer Baudraten-Generator ermoeglicht die Leitungsstatus und Modeminterrupt. Diagnosemoeglichkeiten Verarbeitung bei 50 - 9600 Baud. Es werden Zeichen mit /Ausgabesignalen. Aufgrund serielle Teil des Adapter ermoeglicht nur die asynchrone Synchronisation erforderlich. des vollen Doppelpuffers ist 5, 6, 7 keine

ANWENDUNGSBESCHREIBUNG

5

### 3.3.2. Betriebsarten

zur Auswahl bestimmter Register benutzt. 9250 gewaehlt. Das erfolgt durch Anwahl der E/A-Adresse "... Schreiben (OUT) der entsprechenden Steuerbyts. Mit den Adressen Betriebsarten definiert werden, bestimmt. Weiterhin wird das Bit (Teilerspeicher-Zugriffsbit) des Leitungssteuerregister A1 und A2 werden die verschieden Register, mit denen verschiedenen Betriebsarten werden durch Programmierung des Das erfolgt durch Anwahl der E/A-Adresse mit Q1 (5)

### 3.3.3. Interrupts

Der seriellen Steuerung des Adapters stehen zwei Interruptleitungen zur Verfuegung (IRQ3 oder IRQ4). Ueber Schalter ist die Zuordnung des fuer den Einsatzfall richtigen Interruptsignals Interruptregister ein Interruptsignal aus. auswaehlbar. das Bit 3 des Modemsteuerregisters auf 1 (high) gesetzt Ist das der Fall, loest jeder zulaessige Interrupt im Damit ein Interruptsignal aktiviert werden kann,

### 3.3.4. Datenformat

Startbit(D0'D1'D2'D3'D4'D5'D6'D7'Paritaetsbit(Stopbits-

taetsbits, sowie des Das Datenbit () ist das erste zu sendende oder zu empfangende Bit. nach erforderlichem Datenformat wird das Leitungssteuerregis-fuer das automatische Zufuegen des Startbits, des Fari-Stopbits (1, 1,5 oder 2 Stopbits) pro-

### 3.3.5. Interface IFSS

Das Interface IFSS entspricht dem im System der Kleinrechner (SKR) vereinbarten Verfahren zur seriellen Informationsuebertragung zwischen Ein-/Ausgabegeraet und Anschlusssteuerung eines SKR-Rechners in der speziellen Auslegung fuer eine 20 mA-Stromschleife. Das IFSS erlaubt eine asynchrone Uebertragung (Start-Stop-Betrieb) mittels Stromschleifen in einer Vierdraht-Duplex verbindung.

ıst. Rahmen el Ler Der Informationsaustausch erfolgt durch die Vebertragung seribinaerer Signale mit waehlbarer der moeglichen Baudraten durch die Nutzer zu vereinbaren Geschwindigkeit, die im

Sender und Empfaenger sind mit Konstantstromgellen ausgeruestet 200 Ohm verwendet werden. Die Leitung muss geschirmt sein. seilte Fuer die Informationswebertragung muss eine als Stern-Vierer und koennen wahlweise im Leitung mit einem maximalen Stromschleifenwiderstand Aktiv- oder Passiv-Mode arbeiten.

## 3.3.5.1. Verbindungsleitungen

bundener PC's die Verdrahtung des Verbindungskabels gezeigt. In der folgenden Tabelle wird am Beispiel zweier miteinander ver -

3.3.5.3. Beispiele fuer Stromschleirer

大ontakt Signal 25 polige Buchsen-leiste

Signal

Kontakt

25 polige Buchsen-leiste

Strom-Schleife

11

- 48 + 48

ពីជ

21 B

9 0----0

1**8** 

် ရ

H

Signal ground)

ĸ

18 0----0 25 0----0 11

17

4

In folgenden Beispielen werden die Zusammenschältbedingungen an zwei miteinander durch Stromschleifen verbungener PC's garge-stellt.

Verwendete Symbole:

S = Schalter geschlossen V = Steckverb)noer C

oder 0 E 0 = Geschlossene Bruecken

**ာ ဗ** C

					•				-
		PC			-		ם כ		
				1	1		1	1	-
		 	ï			-		-	
	•		-			_		-	
	• •		٠,			-		ı	
	•		٠,		*10	>		-	
	0	×	٠,		•	_		-	
	В		-		i	-		• •	
	0	X14	H		X12	×		٦ .	
	-		-			H		н	
	• •		_			Н		ı	
			, (			7		0	
	o u		)   	:		ט נ ט	ŭ	ប	51
	U	SI	ທ	S <sub>1</sub>				ה נ	)
	9		0			0 7		0	
			-			_		H	
	٠ -	מבו	-	SD+		ı	# #	H	E D
	٠ <	X41812	<	X4: B13		•	X4:B11	<	X4:B10
	•					ı		ı	
	٠ <	YIELY	• <	X1:09		<	X1:25	< ×	X1:18
	٠,		•		lei tungen	-		1	
	٠,		٠,	38-	Verbindungs-	-		н	
	-	1	•	•		<	X1111	< ×	X1:09
	<	X1:25	٠ ،	¥1.10		-		. <b>-</b>	
	<b>н</b>		-			• •		۰ ‹ ‹ ›	X4: B10
	<	X4:B11	<	X4:B10		C (		٠ ،	V A - B - C - C - C - C - C - C - C - C - C
	Н	ED+	-	ED-		-	SD-	-	* d S
	-		Н			-		-	
	_		-			-		н	
	0		8			0		٥ را	
	-	51	U	15		S	S1	S	51
	) ( ·1		-	!		(A		0 4	
								•	
			٠,			٠ –			
ć	• •		• •		210	-		-	
0.7			•			י כ	, <u>+</u>	٠.	
0	8	x12	•		0-1100			• •	
•			-					<b>-</b>	
1 000	8	X13	-		0	В	× LA	-	
,4	_		-		711 I			-	
			٠		-	1		-	
٠,	•					,		-	
	1		1						
1 elient /	多大されて	Empfaenger a	90	ın.	dueile I	<b>1</b>	er aktiv	Sender	
- were					Strom- !		PC		

# Funktionspeschreibung des 8250

## 3.3.6.1. Pinbelegung des 8250

### Datenbus (D7 - DC)

Bidirektionale Datenleitungen zum Anschluss an den Systemdaten-bus mit tri-state-Verhalten, welche die bidirektionale Deberträ-gung von Daten, Steuerworten und Statusinformationen zwischen dem 8250 und der CPU ermoeglichen.

fuer den Empfangsteil des Schaltkreises angelegt werden. 9 Empfaengertakteingang (RCLK) An diesem Eingang kann der 16-fache Baudraten-Takt (Anschluss 15)

## Serieller Eingang (SIN)

Hier werden die seriellen Datensignale von der Vebertragungsein" heit ( Peripheriegeraet, Modem oder Vebermittlungseinheit ) uebe nommen. Ö Vebermittlungseinheit ) weber-

## Serieller Ausgang (SOUT)

pheriegeraete, Modem oder Uebermittlungseinheit) zur Verfuegung. Das SOUT-Signal wird beim Ruecksetzen (Reset) auf den 'Marking An diesem Ausgang-steht ein gemaess 1.3.3.4 Zusammengesetztes serielles Datenausgangssignal fuer das Datenendgeraet (Feri Status (logisch 1) gesetzt.

## 12,13,14 (CSO,CS1,/CS2)

ausgewaehlt. Die Chip-Auswahl ist abgeschlossen, wenn das deco-dierte Chipauswahlsignal mit einem aktiven (low) Adress-Strobe-eingang (/ADS) verriegelt wird. Hierdurch wird die Vebertragung zwischen dem 8250 und der CPU aktiviert. CSO und CS1 sind weber einen Widerstand an 5V angeschlossen. Sind CSO und CS1 high und /CS2 low, dann 1st der Schaltkreis

# 15 Baud-Ausgangssignal (/BAUDOUT)

Dieser Ausgang liefert das 16-fache Taktsignal des Sendeteil des 8250. Die Taktgeberrate ist gleich der Hauptbezugs-Oszillatorfrequenz, dividiert durch den angegebenen Teiler im Baudgenerator-Teilerspeicher. Das Ausgangssignal /BAUDOUT kann auch fuer den Empfaengerteil verwendet werden, indem dieses Ausgangssignal mit dem RCLK-Eingang des Schaltkreises verbunden wird. 16,17 Takteingaenge (XTAL1,XTAL2)

Veber diese beiden Eingaenge wird der 8250 mit dem Haupt-Zeitgerbersignal (Taktgenerator) versorgt. XTALZ (17) ist nicht angschlossen

# 18,19 Datenausgabesteuersignal (/DOSTR,DOSTR)

Register des 8250 schreiben. Ist der Schaltkreis angewaehlt, und ist DOSTR i low, kann die CPU Daten oder Steuerworte in und ist DOSTR high bzw. /DOSTR ein gewaehltes

DOSTR (19)1st mit OV verbunden. Schreto-Operation ischur ein aktives Eingangssicher (19878 oder 50878 erforderlich, Aus diesem Grund ist der (50878-Eingang fest verwendet wird. Zur Dedentragung von Daten an ben 8050 wienrond DOSTR fest auf low zu schalten. wern in 19.0er

21,22 Dateneingabesteuersignal (/DISTR,DISTR)

Ist der Schaltkreis angewaehlt, und ist DISTR high bzw. /DISTR low, kann die CPU Daten oder Steuerworte aus einem gewaenlten Register des 8250 lesen.

Lese-Operation ist nur ein aktives Eingangssignal /DISTR fest auf high bzw. DISTR fest auf low zu schalten, wenn er nicht verwendet wird. DISTR erforderlich. Aus diesem Grund ist der /DISTR-Eingang Zur Uebertragung von Daten vom 8250 wachrend

DISTR (22) ist fest mit 0V verbunden.

# 23 Endverstaerker abhaengen (DDIS)

verwendet werden. DDIS wird low, wenn die CFU Daten vom 8250 liest. Dieses Signal kann zum Steuern eines Datentreiber zwischen CFU und 8250

DDIS wird nicht verwendet und ist deshalb nicht angeschlossen.

#### Chipauswahl (CSOUT)

das Signal CSOUT logisch 1 ist. Eine Datenuebertragung kann erst dann eingeleitet werden, wenn Ist dieses Signal high, wird damit angezeigt, dass der Schalt kreis durch ein aktives Signal CSO,CS1 oder /CS2 angewachlt ist.

CSOUT wird night verwendet und ist deshalb night angeschlossen.

### Adress-Strobe (/ADS)

und die Chip-Auswahlsignale (CSO,CS1,/CS2) verriegelt. Hinweis: Ein aktives Eingangssignal /ADS ist dann erforderlich, wenn die Register-Auswahlsignale (AO,A1,A2) waehrend eines Lese-oder Schreib-Vorganges nicht stabil sind. Dieses Signal ist nicht erforderlich, und ist deshalb fest mit OV verbunden. /ADS low, so werden die Register-Auswahlsignale (AO,A1,A2)

# 26,27,28 Register-Auswahlsignale (A2,A1,A0)

Schreibvorganges verwendet, Diese drei Eingangssignale werden um ein 8250 Register zum Lesen oder waehrend eines Lese- oder

ANWENDUNGSBESCHREIBUNG 6

#### 29 N/C

30 Interrupt (INTPRT)

Dieses Signal wird high, wenn eine der nachstehenden Interrupt-arten auf high geschaltet ist und durch IIR aktiviert worden

- Empfaengerfehler-Kennzeichen,
- Empfangene Daten verfuegbar,
- Sende-Halteregister leer

Interrupts bzw. beim Hauptzuruecksetzen (Reset) auf low gesetzt. Das Signal INTRPT wird bei entsprechender Beantwortung des

wird. Bit 3 des Modemsteuerregister in den Zustand high gesetzt, schaltet den Ausgang OUT2 auf low. Das Signal wird beim Hauptzu-ruecksetzen (Reset) in den inaktiven Zustand (high) geschaltet ert. Vom Benutzer waehlbares Hilfs-Ausgangssignal, das durch Frogrammierung des Bit 3 des Modemsteuerregister beeinflusst Ausgang 2 (OUT2)

diesem Signal wird die Aktivierung von Interrupts gesteu-

endgeraet mitgeteilt, dass der 8250 zum Senden von Daten bereit (Reset) in den inaktiven Zustand (high) gebracht. Sendeanforderung (RTS = Leitung 105; Request to send) Bit 1 des Modemsteuerregisters wird dazu in den aktiven Zudieses Signal low, so wird damit dem Modem oder dem (high=1) gesetzt. Das Signal wird beim Hauptzuruecksetzen

33 Datenendgeraet bereit (DTR = Leitung 108; Data Terminal

beim Hauptzuruecksetzen (Reset) in den inaktiven Zustand (high) raet mitgeteilt, dass der 8250 zur Vebertragung bereit ist. steuerregister in den aktiven Zustand gebracht. Das Signal wird Das DTR Ausgabesignal wird durch das Setzen des Bit 0 vom Modem-Ist dieses Signal low, so wird damit dem Modem oder Datenendger

### 34 Ausgang 1 (0UT1)

Vom Benutzer waehlbares Hilfs-Ausgangssignal, das durch Programmierung des Bit 2 des Modemsteuerregisters beeinflusst wird. Dieser Anschluss muss mit einem Widerstand nach +5v verbunden sein. Das Signal wird beim Hauptzuruecksetzen (Reset) in den inaktiven Zustand gesetzt.

OUT1 wird nicht verwendet und ist ueber einen Widerstand an angeschlossen.

## 35 Hauptruecksetzen (MR)

hier erfolgt kein Zuruecksetzen. Durch ein aktives MR-Eingangs-signal wird auch der Status der verschiedenen Ausgangssignale SOUT, INTRPT, /OUT1, /OUT2, /RTS, /DTR beeintraechtigt. Siehe hierzu die Tabelle "Rueckstellfunktionen der asynchronen Empfangspuffer, das Sendehalteregister und das Teilerregister, Ist dieses Signal high, werden saemtliche Register und Steuerlogik des 8250 geloescht. Eine Ausnahme bilden Vebertragung".

i

36 Sendebereitschaft (CTS m Leitung 106; Clear to Send)

Das Signal /CTS list (CTS modem-Stewerfunktionseinbachdsignal;

Das Signal /CTS list (CTS modem-Stewerfunktionseinbachdsignal;

Das Signal /CTS des modemstatusregisters liest Das Bir (CTTA) des Modemstatusregisters liest Das Bir (CTTA) des Modemstatusregister (ibt an, ob bei dem CTS-Eingandsachden bine Statusaenderung seit dem letzten Lesen des Modemstatusrhalisters eingetreten ist.

Finweis: Bei jeder Statusaenderung des CTS-Bits im ModemStatus-register wird ein Interruptsignal erzeugt, wenn der ModemStatus-Interrupt aktiviert wird.

37 Modem bereit (DSR = Leitung 107; Data Set Ready Ist dieses Signal low, so wird damit angezeigt, dass das Modem oder die Debertragungseinneit bereit ist, die Debertragungseinneit bereit ist, die Debertragungsver-bindung herzustellen und Datem fit 8250 auszutauschen. Das Signal 7DSR ist ein Modem-Steuerfunktionseingangssignal. Durch Lesen des Bit 5 des Modemstatusregisters kann die CFU den Zustand feststellen. Das Bit 1(DDSR) des Modemstatusregisters gibt an, ob sich das 7DSR-Eingangssignal seit dem letzten Lesen des Modemstatusregisters veraendert hat.

Hinweis: Bei jeder Statusaenderung des DSR-Bits im Modemstatusregister wird ein Interruptsignal erzeugt, wenn der Modemstatus-Interrupt aktiviert wird.

38 Empfangsleitungssignal erkannt (DCD = Leitung 109; Data

Carrier Detect)

Ist dieses Signal low, so wird angezeigt, dass die Datentraen gerfrequenz vom Modem erkannt worden ist. Das Signal /DCD ist ein gerfrequenz vom Modem erkannt worden ist. Das Signal /DCD ist ein Modem-Steuerfunktionseingangssignal, dessen Zustand von der CPU Modem-Steuerfunktionseingangssignal, ob des Modem die CPU das Bit 7 (DCD) des Modemstatusregisters statusregisters liest. Das Bit 3 (DCD) des Modemstatusregisters gibt an, ob sich der Status des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Modemstatus des Eingangssignales /DCD seit dem letzten Lesen des Eingangssignales /DCD seit dem letzten /DCD seit dem letzten /DCD seit dem letzten /DCD seit dem letzten /DCD seit dem /

Hinweis: Bei jeder Stoft in beinig der DCD-Bits im Modemstatusregister wird ein Interstjörbjed er euglig wenn der Modemstatus-Teterstot strivent werd

Interrupt aktiviert wird.

39 Anrufsignal (RI = Leitung 125; Ring Indikator)
Ist dieses Signal low, so wird dem 8250 mitgeteilt, dass ein Telefonrufzeichen vom Modem oder dem Datenendgeraet empfangen worden ist Das Signal /RI ist ein Modem-Steuerfunktionseingangs-signal, dessen Zustand von ist CPU geprueft werden kann, indem die CPU Bit 6 (RI) des Modemstatusregister liest. Das Bit 2 des Modemstatusregister liest. Das Bit 2 des Modemstatusregisters von signals /RI seit dem letzten Lesen des Modemstatusregisters von low auf high veraendert hat.

Hinweis: Bei Enderung des RI-Bits im Modemstatusregister von high nach low wird ein Interruptsignal erzeugt, wenn der Modemstatus-Interrupt aktiviert wird.

O Betriebsspannung +5V

# 3.3.6.2. Spannungsaustauschintormationen

Positive Negative	Austausch- )
l! li	
tinger 0	Binaerstatus
-0	1 1
· Spacing · Marking	pannung Sinaerstatus Signaliusti i
# AUS	/erbindungs-

Das Signal wird als 'Marking'-Bedingung erlant, wenn die Spannung auf dem Austauschschaltkreis gemessen in dem Verbindungspunkt im Verhaeltnis zur Signalmasse (00) negativer als -70 ist. Das Signal wird als 'Spacing'-Bedingung erkannt, wenn die Spannung im Verhaeltnis zur Signalmasse positiver als +30 ist. Der Bereich zwischen +30 und -30 ist als Debergangsbereich definiert. Dieser Debergangsbereich wird als unzulaessiger Pegel angesehen.

Bei der Uebertragung von Daten wird die Marking Bedingung verwendet, um den Binaerstatus 1 anzugeben. Der 'Spacing'-Zustand dient zur Angabe des Binaerstatus 0.

Fuer die Verbindungsschältkreise ist die Funktion EIN, wenn die Spannung positiver als +3V im Verhaeltnis zur Signalmasse ist. Sie ist AUS, wenn die Spannung negativer als -3V im Verhaeltnis zur Signalmasse ist.

0 V !	+ UI P		o < -		1 1 1
z.B. (SOUT v SIN )		_! –12 V (Marking)		z.B. (103 v 104)	+ 12 V (Spacing)

# .3.6.3. Programmierung des 8250

## 3.3.6.3.1. Registeruebersicht

Der Schaltkreis 8250 verfuegt ueber eine Reihe von zugreifbaren Registern. Ueber die CPU kann der Systemprogrammierer auf jedes der 8250-Register zugreifen bzw. diese steuern. Die Register dienen der Steuerung des Betriebes des 8250, sowie zum Senden und Empfangen von Daten. Nachstehend folgt die Beschreibung der zugreifbaren Register.

A STATE OF THE PARTY OF THE PAR

3FC 2FC 3EC 2EC 3FD 2FD 3ED 2ED 3FE 2FE 3EE 2EE	3FA 2FA 3EA 2EA	3F9 2F9 3E9 2E9	3F9 2F9 3E9 2E9	3F8 2F8 3E8 2E8 3F8 2F8 3E8 2E8	2F8 3E8 2E8	resse
Modemsteuerregister Leitungsstatusregister Modemstatusregister	Interruptkennungs- register Leitungssteuerregister	hoechstwertiges Bit Interruptaktivierungs- register	niedrigstwertiges Bit Teilerspeicher	Empfangspuffer Teilerspeicher	Sendepuffer	bun
M CR R R S R R	ר בי דו	IER	בו	מ מ מ מ	THN.	Kurz- bezeich- nung
		٥	-	() (Lesen)	0 (Schreiben)	Stat Teil bits

Sende-Halte-Register (THR)

Adresse: Hex 03F8,02F8,03E8 ODER 02E8 und DLAB=0

Das Sende-Halteregister enthaelt die seriell zu lebertragenden Zeichen, kann nur beschrieben werden und wird nachstehend definiert:

								ĭ
-	н	H	н	-	-	H	H	7
1	-1	ı	H	H	г	ч	H	٥
1	1	٦	·	ı	H	-	-	ርሻ
1	į	1	-	-	<b>-</b>	-	-	4
į	į	Ì	ŀ	-	ı	H	ı	u
		-	-		_	,		N
1		1	1	-		-	<b>.</b>	_
>Datenbit	I>Datenbit	0						
7	٥	Ĺη	4	u	Ŋ	-	0	

Bit  $\,$  O ist das niedrigstwertige  $\,$  Bit und das erste seriell uebertragene  $\,$  Bit.

- Empfangspufferregister (RBR)

Adresse: Hex 0358,0258,0368 ODER 0268 und IL48=0.

Das Empfangspufferregister enthaelt die empfangenen Zeichen. kann nur gelesen werden und wird nachstehend beschrieben: Bit 7 6 5 4 3 0 1 0

								4
1	-	۲.	-	ч	• •	-	H	7
-	7	ч	+-4		~	٠,	٠,	Ç,
1	į	<b>1</b> –	r٠	_	<b>-</b> -1	٠,	H	Çq
i	į	į	-	-	p - 1	,-	-	4
1	1		1	_	_		-	4,4
1	1		1	1	_	H		1.
-	1	1	1	1	1	, ,		1
i	į	į	į	i	i	1	٠.	0
	į	į	į	į	į	į	-	
1	į	į	į	į	į	Ü	į	
Datenbit	Date	ù	Date	Date	ď	Date	)ate	
D C	ם כנו	- 2	enb	enb	tenbı	atenbi	Š	
ב		4	4	4	-	•	, 14	
`	1 0	י ני	4	· (.)	l NJ	٦, ١	. 0	•

Bit () ist das niedrigstwertige Bit und das erste seriell empfangene Bit.

# Programmierbarer Baudraten-Generator:

Der Schaltkreis 8250 beinhaltet einen programmierbaren Baudraten-Generator, der das Takteingangssignal (1,8432 MHz) durch einen Teiler von 1 bis 655,535 entsprechend der gewuenschten Lebertragungsfrequenz teilt. Die Ausgangsfrequenz des Baudge-Leingangsfrequenz des Baudge-Leingangsfrequenz des Baudrate (Teilernummer gleich Eingangsfrequenz geteilt durch Baudrate (Teilernummer gleich Zwischenspeicher speichern den Teiler im 16-Bit-Binaerformat. Diese Teilerspeicher muessen bei der Initialisierung geladen Diese Teilerspeicher muessen bei der Initialisierung geladen werden, um die gewuenschte Funktion des Baudraten-Generators sicherzustellen. Beim Laden eines der Teilerspeicher wird gleichzeitig auch ein 16-Bit-Baudzaehler geladen. Hierdurch werden lange Zaehlvorgaenge beim ersten Laden vermieden.

Teilerspeicher fuer das niedrigstwertiges Bit (DLL)

Adresse: Hex 03F8,02F8,03E8 ODER 02E8 und DLAB=:.

			81
			7
-			0
			י די נו
	=		4 11
			4
			- n
		-	
	11		170
		1 1	
) Bit	>Bit	8 2	# H
		un	-0

Teilerspeicher - fuer das hoechstwertige Bit (DLH)

Adresse: Hex 03F9,00F9,0389 ODER 02E9 and DLAB=1.

								rt
_	н	, .	<b>.</b> .	г	٠,	۲.	н	7
!								
ï	-		I		н		ч	O
ï	i							•
ŀ	+							
!	ļ	Н		I	P-4	1	۲ч	Ĺή
!	1	1						
!	!	:						
!	:		Г		-	-	٠,	4
	5							
			i					
ı	1		-			~ 1	. 1	i, \$
i	i	i	i	i				
ì	i	i	'n	- 1				
į	i	í	i	i	1			
i	i	i	i.	i	i			
	i	i	i.	i	i	•	<b>-</b>	
ı	ŀ	1	- 1	1	1	- 1		
1	1	- 1	1		- 1	-		
i	1	!	ŀ	1	1	į	$\vdash$	2
į	ì	!	1	1	1	!	1	
	:	!		!	į		!	
,	1	÷	ł	i	1	-	ŀ	
	÷.		Ų.		J		Ÿ	
H	š	w		` <b>₩</b> 1	>B1	¥	×	
-	=	=	В	=	=	B	В	
+	14	rt	۲+	đ	ج	4	4	
_	_	_	_	_		Ð	ſΟ	
л	4.	(4	(.1	٠.	O			

Minweis: In der folgenden Tabelle wird die Verwendung des Baudraten Generators mit einer Frequenz von 1,8432 MHz dangestellt. Blaudraten von 50 bis zu 9600 Baud ist der moegliche Fehlerwert des Baudraten-Beı

Baud sein. Die Datenrate darf in keinen Falle groesser als 9600

	16	Baudrate x	f(Pin 15) =	BAUDOUT:
		1,8432 MHz	f(Pin 17) =	XTAL2:
1843,2	ı	001	-	115200
153,6	ł	000	12	9600
115,2	ı	010	16	7200
76,8	i	018	24	4800
57,6	ı	020	GI N	3600
38,4	1	030	40	2400
72,0	0,69	03 <b>A</b>	U1 (0	2000
28,8	ı	040	64	1800
19,2	ı	060	96	1200
9,6	1	000	192	600
4,0	ı	180	384	300
2,4	ı	300	768	150
2,15	୦,୦58	359	857	134,5
1,76	0,026	417	1047	110
1,2	ı	600	1536	75
୍ , ଓ	1	900	2304	50
	Wert	dezimal	wert	Baudrate
Fin 15	dem Soll- und Ist-	Hexal	Dezimal -	
i I	differenz zwischen	Taktes	16-fachen	
	Frozentuale Fehler-	Erzeugung des	Divisor zur Er	Div

Baudrate (B)  $\times$  16  $\times$  Teiler (T) = Taktfrequenc (f) = 1,8432 MHz

interruptaktivierungsregister (IER)

haresse: Hex 03F9, 02F9, 03E9 oder 02E9 0LAB=0

des Interruptaktivierungsregister wird nachstehend beschrieben: Setzen der Leitungs-Status- und Modemstatusregister. Systemfunktionen systems blockiert das Interrupterkennungsregister und das aktive schalten, undem die Bits O bis 3 des Interruptaktivierungsre-gisters zurweckgestellt werden. Die Abschaltung des Interrupt-Dieses 8-Bit-Register ermoeglicht den vier Interruptarten des 8250 die getrennte Aktivierung des Interruptausgangssignales (INTRPT). Es ist moeglich das Interruptsystem vollstaendig abzu-(hohe) INTRPT-Ausgangssignal des Schaltkreises. Alle anderen normal we1 ter einschliesslich Der Inhalt

											8 <u>i</u> t
-	H	-	H	-	H	ч	Н	ч	Н	П	7
-	-	-	П	н	ч	н	н	н	-	٦	0
į		I	H	г	н	н	-	П	н	П	۲ŋ
	1 1 1 1 1	i	-	г	П	П	-	-			4
i	į	į	į	7	Н	-	-	-	۲,	н	Ç4
	į		İ	-		I	н	н	-	-	Ŋ
į	1	į	İ	1				-	-	-	~
>	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	· · · · · · · · · · · · · · · · · · ·	>			>		11111			0
	. 0	= 0	# 0	Interrupt Modemstatus aktivieren	status aktivieren	> Interrupt Empfangsleitungs-	leer aktivieren	> Interrupt Sende-Halteregister	aktivieren	I Interrupt Daten verfuegbar	

Bit O: Dieses bar", wenn es auf logisch i gesetzt ist. Bit aktiviert den Interrupt "Empfangene Daten verfueg-

Bit 1:

Dieses Bit 2: wenn es auf logisch 1 gesetzt ist. Dieses B1 t Bit aktiviert den Interrupt "Sende-Halteregister aktiviert den Interrupt "Empfangsleitungsstatus", leer",

Menn es

auf logisch 1 gesetzt ist.

logisch 1 gesetzt ist. Dieses Bit aktiviert den Interrupt "Modemstatus", wenn es auf

Diese 4 Bits sind stets logisch 0. Bits 4 bis 7:

Adresse: He OTTA oder 02EH

8250 in vier Erioritaetsebenen eingeteilt: Wenig wie moejuich zu belasten. Werden die Interrupts durch den leistet. Om di 1.00 Der Schaltzreis 80%0 ... (webt weber eine interne Interruptmoeg)ichdie ei ortware bet den Debentragung von Datenzeichen so mfuegs mer gaengiger. Mikrophozessonen gewachn-"digo Flexibilitaet bei der Verbindung mit

Empfangsleitungsstatus Prioritaet 1), empfangene Dater bereit (Frioritaet 2), Sende-Halterregister leer (Prioritaet A) und

gister wird nachstehend beschrieben: abgearbeitet worden ist. Der Inhalt des Interrupterkennungsrefische Interrupt werden des anliegenden nungsregister abgespeichert. Hierzu wird auf die Tabelle (Inter-rupt-Steuerfunktionen verwiesen. Das Interrunterkennungsreund die Art die Frieritaetsinterrupts werden im Interrupterken-Die Information Modemstatis Interrupt von der CPU durch entsprechende Mas. ahmen (IIR) friert bei Adressierung waehrend der Chip-Auswahl Interrupt mit der hoechsten Prioritaet ein. darweber, dass ein Prioritaetsinterrupt vorliegt (Frioritaet 4).

								4
I	П	Н	Н	П	-		Н	7
1	- 1	ч	н	-	г	н	н	0
-	1	-1	П	ч	н	-	Н	Ľ٩
1	-	1	-	н	ч	H	-	4
1	-	1	1	- 1	П	I	-	(4
1	-	1	1	1	I	н	-	Ľ1
1	-	-	1	1	-	- 1	H	_
1	!	1	!	1	1	1	7	0
1	-	-		ŀ	l	1	1	
#	H	ű.	II.	II	Ľ	_		
0	0	0	0	0	Interruptkennungsbit (1)	Interruptkennungsbit (0)	= 0 wenn ein Interrupt anliegt	

Bit 0 eine logische 1, so liegt kein Interrupt an. Abfrage (sofern benutzt) wird fortgesetzt. sprechende Interruptbedingungensprogramm verwendet werden. Dieses Bit kann entweder in einer fest verdrahteten prioritaetsabhäengigen Umgebung oder in einer Abfragungemblung verhendet Interrupterkennungsregisters kann als Zeiger fuer das um anzuzeigen, ob ein Interrupt ansteht. Der Inhalt des בים Ist ent-

Bit 1 und 2:

Frioritaet gemaess der Tabelle 'Interruptsteuerfunktionen. Diese beider Identifizierung des anstehenden Interrupts mit der hoechsten Bits des Interruperkennungsregister dienen

Bit 3 bis 7: Diese 5 Bits des Interrupterkennungsregisters simd stets logisch

## Interruptsteuerfunktionen:

er I erkennung I registers I die Inter I die Inter I ruptursad I ist) Iod. Schrei Iin d. Schrei Iin d. Send IHallteregis zum I Lesen des od. I Modemsta- tt- I sters od. I sters	10000000000000000000000000000000000000		0	0	
I Register I erkennungs I leer I registers I (wenn dies I I die Inter- I I ruptursach I I ist) I I od. Schreib I I Iin d. Sende I IIn d. Sende I II Lesen des I Senden od. I Modemsta- IUebermitt- I tusregi- Ilungsein- I sters II lereit od. I	100-1-1   100-1-	I I I I I I I I I I I I I I I I I I I	0	0	
I Register I erkennungs I leer I registers I leer I (wenn dies I I I I ruptursach I I I I I I I I I I I I I I I I I I I	1071- I I I I I I I I I I I I I I I I I I I	I I I I I I I I I I I I I I I I I I I	0	0	
I Register I erkennungs I leer I registers I (wenn dies I die Inter- I I ruptursach I I ist) I Iod. Schreib I Iin d. Sende I IIIn d. Sende I III Lesen des I Senden od. I Modemsta- IUebermitt- I tusregi-	100-1-1   100-1-	Itaet IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII	0	0	
I Register I erkennungs I leer I registers I (wenn dies I I die Inter- I I ruptursach I I ist) I Iod. Schreib I Iin d. Sende I III III IIII IIIIIIIIIIIIIIIIIIIIII	100-1- I I I I I I I I I I I I I I I I I I	Itaet I I I I I I I I I I I I I I I I I I I	0	0	
I Register I erkennungs I leer I registers I die Inter- I die Inter- I I dod. Schreib I I d. Schreib I I Halteregist	1   1   1   1   1   1   1   1   1   1	Itaet I I I I I I I I I I I I I I I I I I I			_
ster   erkennungs   registers   (wenn dies   die   Inter-   ruptursach   ist)   lod. Schreib   lin d. Sender	1				٥
ster   erkennu   registe   registe   (wenn of die late   rupturs   1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				 	
ster   erkennu   registe   (wenn o   die Int   rupturs   ist)   lod. Schr	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		-		4
ster I erkennu I registe I (wenn o I die Int I rupturs I ist)	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		_		
ster I erkennu I registe I (wenn o I die Int	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		•		
ster I erkennung I registers I (wenn die I die Inter	1 I I I I I I I I I I I I I I I I I I I		-		
ster I erkennung I registers I (wenn die	I I I I L + 1 obec p - I				
ster I erkennung I registers	I I Lioui - I			_	
er I erkennung	riori- I				
	riori - I		-		
I Halte- I Interrupt-	thoech- I	Iste F	-	-	
I Sende- I Lesen des		IDritt	0	-	٥
·	I	-I	1	I	1
raeguar i parters	н,	I		н,	
er - IDaten ver - I Emptang	7 1071-1	1+10+	٦.	٠.	
e IEmpfangene I Lesen de	I -45eou	IZWeit	0	0	-
	I	-1	1	I	ŀ
		4 14	٠,	4 11	
7	ı	ч	н	н	
Paritaets- I tungsst	н,	H :	н	-	
ולפלו ביים ו	7	IPTIO	<b>-</b>		,
		THORTHSTE	0	- ·	_
ine I kei	1		1 -	0	0
	I	-I	-	i -	!
ache [	ō	Iebene	0	1 1	(.1
terruptart [Interrupt- i Interrupt-	rıtaets-lin	IF'r 1 or	,,,	Bit	
			er	register	1 3
gen	Unterbrechungen	1-	ú	erkennung	Đ,
ngen	Unterbrechun	1-	IJ	ênr	÷

ANWENDUNGSBESCHREIBUNG

- Leitungsstewerregister \_CR:

Adresse: Hex OSFB, COTE, OSEB oder OSEB

ueberfluessig. Der Inhalt des Leitungssteuerregisters wird nach-Einrichtung versinfacht die Systemprogrammierung und macht die Getrennte Absweicherung der Leitungsmerkmale im Systemspeicher stehend beschrieben: Datenaustauschen mit Hilfe des Leitungssteuerregisters. Neben der Steuerung des Formates kann der Programmierer auch den Inhalt des Leitungssteuerregisters fuer Pruefzwecke ablesen. Der Systemprogrammierer spezifiziert das Format des asynchronen Diese

								t
<b>-</b>	ч	П	н	н	н	н	н	7
1	-1	н	П	ч	ч	п	ч	0.
i		-	Н	I	Н	I		ÇΠ
1	!	1	I	П	П	П	٠,	4
1	1	1	1	1-1	ч	ч	ч	çá
1	i	1	!	1	-	٠.		1.)
I	-	1	1	1	1	1-	ч	<b></b>
>Teilungssignalspeicherbit		-	1	1	1	-	1	O
1	Į	į	Ļ	1	ł	į	1	
řei	ŘΫ́	Àus	Àus	Ěar	Ãη	Ě	Σος	
5	Š	ğ1e	i wat	1.	ا لا ا	÷ 1 ÷	4	
SSB	set	n n	í	ēts	ď	enc	en c	
i gn	>Break setzen	spa	era	>Parıtaetsfreigabe	ř	en	en	
علها		Ĭ.	ф	a ga	è	Aus	Aus	
peı		>Ausgleichsparitaetsbit	>Auswahl gerade Faritaet	be	>Anzahl der Stop-Bits	>Wortlaengen Auswahl Bit	(:Wortlaengen Auswahl Bit 🛈	
o he		5b i	ıta		Ş	1 B	н	
ק		4	ęt			1 t	t	
ι†						<b>-</b>	Э	
PI_AB			EPB	T)M, Z	STB	WLS1	MLSO	
ΑB			₩	Z	ᄧ	13	୍ର	

Bits 0 und 1:

genen oder empfangenen seriellen Zeichen an. beiden Bits geben die Anzahl von Bits in jedem Gebertra-

Die Codierung des Bits O und 1 lautet wie folgt:

1	-	0	٥	Bit 1
-	0	<u>, , , , , , , , , , , , , , , , , , , </u>	0	Bit O
8 Bits	7 Bits	6 Bits	5 Bits	 Wortlaenge

und 1 eine Wortlaenge von 5 Bit gewaehlt wurde, so werden 1 Stopbits erzeugt bzw. geprueft. Ist Bit 2 eine logische 1, eine Wortlaenge von 6,7 oder 8 Bit gewaehlt ist, so werden Stopbits erzeugt bzw geprueft. Dieses Bit gibt die Anzahl der Stopbits in jedem gesendeten oder empfangenen seriellen Zeichen an. Ist Bit 2 eine logische 0, so wird ein Stopbit erzeugt bzw. in den gesendeten oder empfangenen Ist Bit 2 eine logische 1, wenn mit den Bits 0 so werden 1 1/2-

einer geraden geprueft (Empfangsdaten). Das Paritaetsbit dient zur der Datenwortbits und des Paritaetsbit. und dem Dieses Bit ist das Faritaetsfreigabebit. Ist Bit 3 eine logische so wird ein Paritaetsbit zwischen dem letzten Datenwortbit Stopbit der seriellen Daten erzeugt (Sendedaten) oder ungeraden Anzahl von Einsen beim Summierer Erzeugung

> Dieses Bit dient zur Auswahl der geräden instale ist 31t eine logische t und Bit 4 eine logische wird eine ungeräde Zahl von logischen Einsen in den Datenwor sind dem Paritaetsbit gesendet bzw. geprüeft. Est Sit Jeine ogische Lund Bit 4 eine logische Liso wird eine geräde Anzahl von Bits gesendet bzw. geprueft. s und dem Paritaets-

Dieses Bit bildet anstelle des Faritaetsbit ein Auffuell-Paritaetsbit. Ist Bit 3, Bit 5 und Bit 4 jeweils logisch 1,so wird das Paritaetsbit auf logisch O gesetzt. SO WITH DAS

Ist Bit 3 und Bit 5 logisch 1 und Bit 4 logisch 0,

Paritaetsbit auf logisch 1 gesetzt.

rechnergestuetzten Kommunikationssystem. aufgehoben, indem Bit 6 auf logisch 0 gesetzt wird. Diese Funktion gestattet der CPU die Veberwachung eines Terminals in einem (Break) Ist Bit 6 eine logische 1, so wird das serielle Ausgangssignal (SOUT) zwangsweise in den Status (Spacing) (logisch 0) gebracht und verbleibt unabhaengig von der uebrigen Sendetaetig Bit ist das Steuerbit zum Setzen einer Unterbrechung diesem Status. Das Setzen einer Unterbrechung

aktivierungs-Register zugreifen Empfangspuffer, das Sende-Halteregister oder das Interruptdraten-Generators Dieses Bit ist das Teilerspeicher-Zugrıffsbit (DLAB). Es auf logisch 1 gesetzt sein, um auf dem Teilerspeicher des Es muss auf logisch O gesetzt sein, um beim Lesen oder Schreiben zugreifen zu koennen. muss

Leitungsstatusregister (LSR)

Adresse: Hex O3FD, 02FD, 03ED oder 02ED

auf die Datenuebertragung. Der Inhalt des Leitungsstatusre-gisters wird nachstehend beschrieben: 8-Bit Register liefert Statusinformationen im Hinblick

									<b>3</b> 1 E
ï	Ι	Ι	H	H	H	Н	Н	Н	7
1		ī	н	-	<b>-</b>	-	-	-	6
ł		į	1	н	H	-	<b>-</b>	н	Ľ٩
!		-	!	-	H	Ι	H	ч	4
		1	!		-	H	H	ч	U
-		1		Ì	1	-	H	H	Ŋ
į		į	i	į	1	į	-	Н	1
> # O	(TSRE)	>Sende-Schieberegister leer	>Sende-Halteregister leer (THRE	>Interrupt (BI)	>Rahmenfehler (FE)	>Paritaetsfehler (PE)	>Ueberlauffehler (OE)	I>Daten bereit (DR)	0

Bit 0 wird auf logisch gesetzt, wenn ein vollstaendig ein-gehendes Zeichen emplangen und in das Empfangspufferregister uebertragen worder ist Bit 0 kann auf logisch 0 zurückgesetzt register liest oder indem sie eine logische O in das Dieses Bit ist der Anzeiger fuer "Empfaengerdaten bereit" (DR). indem entweder die CPU die Daten im

Empfaengerpuffer-

logisch Ö zurweckgesetzt. Dieses Bit ist der Anzeiger fuer "Ueberlauffehler" (OE). Bit I = logisch I gibt an, dass die Daten im Empfaengerpufferregister Lesen des Inhaltes des Leitungsstatusregisters durch die CPU auf Zeichen geloescht Empfaengerpufferregister webertragen wurde, wodurch das vorherige von der CFU nicht gelesen wurden, ehe das naechste Zeichen in das worden ist. Der Anzeiger OE wird bei Jedem

Dieses Bit ist der Anzeiger fuer "Paritaetsfehler" (PF). Bit 2 gibt an, dass das empfangene Datenzeichen nicht die richtige Faritaet (gerade oder ungerade) aufweist, wie das Jurch das Faritaetsauswahlbit vorgegeben worden ist. Das PE-Bit wird auf Leitungsstatusregisters liest. wird auf logisch () zurueckgesetzt, wenn die CPU den Inhalt des esetzt, wenn ein Faritaetsfehler erlannt wird

bit ein Stopbit erkannt wird oder wenn das Paritaetsbit (Bit ()) (Spacing-Ebene) erkannt wird. an, dass das empfangene Zeichen kein gueltiges Stopbit enthaelt. Bit 3 wird auf logisch 1 gesetzt, wenn hinter dem letzten Daten-hit mird auf logisch 1 gesetzt, wenn hinter dem letzten Datenan, dass das Diese Bit ist der Anzeiger fuer "Rahmenfehler" (FE). Bit 3 gibt

Statusinterrupt entsprechenden Bedingungen erkannt wird Hinweis: Die Bits 1 bis 4 sind Fehlerbedingungen, Startbit + Paritaetsbit + Stopbit). Dieses Bit ist der Anzeiger fuer "Interrupt" (BI). Bit 4 wird auf logisch I gesetzt, wenn die empfangenen Eingangsdaten laenger (logisch ()) gehalten werden (d.h. waehrend der Gesamtzeit als eine volle Wortuebertragungszeit auf dem in der Empfangsleitung fuehren, Status "Spacing" auta uuam die zu einem

. eer :

FIrd. Bit, dass der 8250 einen Interrupt an : Zeichen zur Weberträgung anzunehmen. Dar (THRE). Bit 5 gipt an, dass der 8250 der Anzeiger fuer i abgiot, wenn die DAUS PEWIFEE dieses Table Ula

Interruptaktivierung fuer den Interrips ende-Halteregiste leer" aum 1 gesetut ist. Das bis THRE wind zur Ingisch Liger setzt, wenn ein Zeichen vom Sende-Halseregister in das Sendegesetzt, wenn das Sende-Hauteregister behöh die 180 geladen Schieberegister webertragen wird. Das Est wird auf legisch O auf ingisch i geence-daiteregister

#### 81 t 6:

Dieses Bit ist der Anzeiger füer "Sendemichteberegister leer". Bit 6 wird auf logisch 1 gesetzt, wenn Has Dende-Schleberegister nicht belegt ist. Es wird bei einer Datenbebertragung aus dem nicht belegt ist. Es wird bei einer Datenbertragung aus dem Sende-Halteregister zum Sende-Schieberegister ud logisch O zurueckgesetzt. Bit 6 ist ein Nur-Lesen-Bit.

Bit 7: Dieses Bit ist permanent auf logisch // gesetzt.

## Modemsteuerregister (MCR)

simuliert). Der Inhalt des Modemsteuerregisters wird nachstehend dem Datenendgeraet (bzw. mit einem Feripheriegeraet, das ein Modem Dieses 3-Bit-Register steuert die Verbindung mit dem Modem oder

----- = 0 ---------> Schleife -----> Ausgangssignal 2 I 1--> Datenendgeraet bereit (DTR) Sendeanforderung (RTS) Ausgangssignal 1

(/DTR). Ist Bit 0 auf logisch I gesetzt, so wird das Ausgangs-signal /DTR zwangsweise auf logisch 0 gesetzt. Wird Bit 0 auf logisch 0 zurueckgesetzt, so wird das Ausgangssignal /DTR zwangs-weise auf logisch 1 gesetzt. Dieses Bit steuert das Ausgangssignal "Datenendgeraet bereit

Bit 1 wirkt auf das Ausgangssignal /RTS in gleicher Weise, wie vorstehend fuer Bit  $\theta$  beschrieben worden ist. Dieses Bit steuert das Ausgangssignal "Sendeanforderung" (/RTS).

stehend fuer Bir O belinieben worden ist. um ein vom Benutze: when barres Hilfsausgangssignal handelt. But wirkt auf das Ausgangs ghal 700% in gleicher Weise, wie vorw Dieses Bit Stewert to Ausgangssignal 1 (/OUT1), bej dem es sign

vorstehend fuer Bit ( beschrieben worden ist. um ein von Benutzer waehlbares Hiltsausgangssigna: handelt. Bit 7 wirk, auf das Ausgangssigna: 70UT2 in gleicher Weise, wie Dieses Bit steuert das Ausgangssigna) [ (/OUT2), bei dem es sich

tion gestattet der CPU die Veberpruefung der Sende- und Empfangsden vier Modemsteuereingaengen verbunden. Im Diagnosemod: wer-den die Gebertragenen Daten sofort wieder empfangen. Diese Funkdatenwege des 8250. /DSR,/RLSD und /RI) werden abgehaengt und die vier Modem-Steuer-ausgangssignale (/DTR, /RTS, /OUT1 und OUT2) werden intern mit registers wird auf den Eingang des "gesteuert". Die vier Modem-St Empfaengers (SIN) wird abgehaengt. Der Ausgang des Sende-Schiebe-Folgendes: Der serielle Ausgang des Senders (SOUT) wird in den Dieses Bit erbringt eine Kweckschleitenfunktior führ Diagnose Zwecke des Som (st Bit 4 auf logisch i gesetzt, so geschieht "Marking"-Statu, (logisch 1) gesetzt. Modem-Steuereingangssignale Empfaenger-Schieberegisters Der serielle Eingang des

zurueckgesetzt werden. den. Das Bit 4 des Modemsteuerregisters muss dann auf logisch O 8250. Um wieder in den Normalbetrieb zurueckkehren zu koennen, muessen die Register fuer den Normalbetrieb neu programmiert werunteren vier Bits des Modemstatusregisters geschrieben wird. Durch Setzen eines dieser Bits auf logisch 1 wird der ent-Sprechende Interrupt generiert. Das Ruecksetzen dieser Inter-rupts erfolgt in der gleichen Weise wie im Normalbetrieb des den vier Modemsteuereingangssignalen aus. Die Interrupt werden Das Interruptsystem des 8250 kann geprueft werden, indem in die auch hierbei durch das Interruptregister gesteuert. unteren vier Bits des Modemsteuerregisters und nicht mehr von tionsfaehig. Die Interruptsignale gehen jetzt jedoch von den tunktionsfaehig. Die Modemsteuerinterrupts sind ebenfalls funkn Diagnosemodus sind die Empfaenger und Sende-Interrupt Intervol1

Diese Bits sind permanent auf logisch () gesetzt.

Modemstatusregister (MSR)

Adresse: Hex OSFE, OSFE, OSEE oder ofto

Modemstatusregisters durch die CPU auf logisch i zurueckgesetzt. tusregisters zur Angabe von Inderungsin+ormacionen. Diese Bits Neben diesen Statusinformationen dienen vier Bits des Midemsta-Dieses 8-Bit-Register liefert den momentaren status den Steuer-leitungen vom Modem (bzw. dem Peripheriegersetz un die "Pü werden auf Logisch i gesetzt, Status aendert. wenn sin Stedersingangssignal vom Sie werden bei Jedem wesen Gie FU

Der Inhalt des Modemstatusregister wird nachstehend beschrieben:

										8 1 t
	-	Г	н	П	н	Г	ч	Н	-	7
	1	I -	-	ч	Н	Ι	Ι	Г	٠,	0
	- 1	1	I	Н	ч	н	н	П	-	۲đ
	1	-	1	-	н	-	П	-	-	ţ,
	i		1	-		7	П	-	Н	- 4
	1	-	1	-		1	-	1	H	L 1
	-	1	-	1		į		-1	ч	
	1	11111	11111	1-1-1-7		1	>	1111	. +- ]	ت
(RLSD)	Empfangsleitungssignal erkannt	· Anrufsignal (RI)	Modem bereit (DSR)	Bereit zum Senden (CTS)	erkannt (DRLSD)	(> Delta Empfangsleitungssignal	Abstiegsflanke-Anrufsignal (TERI)	> Delta Modem bereit (DDSR)	· Delta bereit zum Senden (DCTS)	

Erklaerung:

Delta kennzeichnet die Veraenderung auf den Leitungen CTS ניטם

sei t (DCTS). Dieses ). Bit O gibt an, dass das Eingangssignal /CTS zum Chip dem letzten Lesen durch die CPU seinen Status verwendert Bit ist der Anzeiger fuer "Delta bereit zum Senden"

Bit 1:

Bit 2:

Dieses Bit ist der Anzeiger fuer "Delta Modem bereit" (DDSR). Bit 1 (logisch 1) gibt an, dass das Eingangssignal /DSR zum Chip seit dem letzten Lesen durch die CPU seinen Status veraendert (DDSR).

Dieses Bit ist der Anzeiger fuer "Delta Empfangsleitungssignal erkannt" (DRLSD). Bit 3 gibt an, dass das Eingangssignal /RISDzum Ship seinen Status veraendert hat. Bit 3: dem letzten Lesen durch die CPU seinen Zustand von EIN (logisch 1) auf AUS (logisch 0) geaendert hat. (TERI). Bit 2 gibt an, dass das Eingangssignal /RI zum Chip seit Dieses ist der Anzeiger fuer "Abstiegsflanke Anrufsignal" /RISD

HI DWELS: wird ein Modemstatusinterrupt erzeugt. Wenn das Bit O, 1, 2 oder 3 auf logisch 1 gesetzt ist,

Bit 4: Diese Bit ist das vorblement zu dem Eingangssignel 'Bereit zum Senden' (/CTS), 's' Bit 4 (Schlelfe) des Modussteuerreglisteit auf logisch i gesetz solentspricht das dem Signal KTS (m

Bit 5: Bit 5 ist das Komplement zu dem Eingangssignal "Minten hereit" (/DSR). Ist Bit 4 des Modemsteuerregisters au+ logisch i gesettt. so entspricht dieses Bit dem Signal DTR im Modemsteuerregister.

Dieses Bit ist das Lomplement zu dem Eingangssignal "Rofteichen" (/RI). Ist Bit 4 des Modemsteuerregisters auf logisch 1 gesetzt, so entspricht dieses Bit dem Signal OUT! im Modemsteuerregister. Bit 6:

Bit 7:

Bit 7 ist das Komplement zu dem Eingangssignal "Empfaengereingangssignal erkannt" (/RISD). Ist Bit 4 des Modemsteuerregisters
auf logisch 1 gesetzt, so entspricht dieses Bit dem Signal OUT2 des Modemsteuerregisters.

Ruecksetzfunktionen des 8250

				•										
OUT1	DIR	RIS	OUT2	INTRPT (Modemstatus- [nderung )	INTRPT (Empfaenger daten bereit)	INTRPT (Empfangs- daten bereit)	INTRPT (Empfaenger- fehler)	SOUT	Leitungsstatus- register	Modemsteuer- register	Leitungssteuer- register	Interrupt- kennungs- register	Interrupt- aktivierungs- register	Register/Signal
Hauptruecksetzen	Hauptruecksetzen	Hauptruecksetzen	Hauptruecksetzen	Modemstatusregister 1esen Hauptruecksetzen	Interruptkennungs- register løsen Sendehalteregister schreiben Hauptruecksetzen	Empfangspuffer- register lesen Hauptruecksetzen	Empfangspuffer- register lesen Hauptruecksetzen	Hauptruecksetzen	Hauptruecksetzen	Hauptruecksetzen	Hauptruecksetzen	Hauptruecksetzen	eckset	Ruecksetzsteuerung
14	-	-	1	0	o	0	0	-	Bits 0 bis 3 sind 0 Bits 4 bis 7 bilden das Eingangssignal	Alle Bits sind O	Alle Bits sind O	Bit 0 1st 1, die Bits 1 und 2 sind 0; die Bits 3 bis 7 sind permanent 0	emtliche Bit bis 3 zwang d 4 bis 7 pe	Ruecksetastatus

# 3.4. Parallel-Schnittstelle (Drucker)

Schnittstelle Im folgenden Abschnitt wird der Funktionsblock der parallelen Schnittstelle (Centronics) fuer den Anschluss eines Druckers be-

#### 3.4.1. Schnittstellen-Signale

	10	09	0.0	06	C.	4	02	02		01	Signal Anschluss
		DATA S	DATA 6	DATA 5	DATA 4	DATA 3	DATA 2	DATA 1		/STROBE	Signal Name
	vom Drucker							zum Drucker		zum Drucker	Richtung
Low-Impuls auf dieser Leitung zeigt die Bereitschaft des Druckers zum Empfang des naech- sten Datenbytes an.	Ein & Mikrosekunden breiter		bildet.	"O" durch ein Low-Signal ge-	High-Signal and sine logische	logische "1" wird durch ein	webertragen ASCII-Code, Fine	Die Datenleitungen 1 bis 8	Datenbytes. (aktiv low)		Beschreibung

12		11
(Paper Empty)		YSUE
ò		Ý
vom Drucker		vom Drucker
Das Signal wird aktiv (high), wenn kein Druckerpapier einge- legt ist	wenn der Drucker belegt ist und keine Daten annehmen kann, weil – der Datenspeicher voll ist – die Initialisierung aktiv ist – SLCT nicht aktiv ist – ein Druckerfehler auftrat.	Das Signal wird aktiv (high),

AUTO FEED X		SELEKT
(T zum Drucker		vom Drucker
/AUTO FEED XT zum Drucker Bei aktiven Signal (low) fligh:	wenn der Drucker selektiert wurde. Im anderen Fall bleibt das Signal inaktiv (low).	Das Signal wird aktiv (high).

14

ä

automatisch einen Zeilenvorschub aus. der Drucker nach dem Drucken

			/ERROR
			vom Drucker
)	Drucker an.	reigt einer:	Ein Low aut
		":lerzustand des	teser Leitung

/SELEKT IN		/INIT
zum Drucker		≥um Drucker
Mit diesem Signal wird der	und bewirkt das Herstellen des Bereitschaftszüstandes des Drucker.	Dieses Signel ist aktiv low,

Drucker selektiert.

#### 3.4.2. Registerbeschreibung

17

16

15

#### Datenregister:

Adressen: (0378H und 037CH oder 0278H und 027CH)

Adresse durch die CPU lesbar. In dieses Register werden die Daten fuer den Drucker eingeschrieund gespeichert. Das Datenregister ist ueber die gleiche

#### Steuerregister:

Adressen: (037AH und 037EH oder 027AH und 027CH)

#### Bit O STROBE

tragen. Um das zu gewaehrleisten, muss Bit O fuer mindestens 1 Mikrosekunde auf High gesetzt sein. Die Daten muessen mindestens 0,5 Mikrosekunden vor und mindestens 0,5 Mikrosekunden nach dem STROBE-Impuls gueltig sein. Dieses Bit ist das Steuerbit, um die Daten zum Drucker zu weber-

#### Bit 1 AUTO FD XT

Wird Bit 1 auf 1 gesetzt, so wird der Drucker veranlasst, dem Drucken einer Zeile einen Zeilenvorschub auszufuehren. nach

#### Bit 2 INIT

Wird Bit 2 fuer eine Mindestzeit von 50 Mikrosekunden auf "O" gesetzt, so wird der Drucker gestartet und der Datenspeicher des Bit 2 ist normalerweise auf "1" gesetzt. Druckers wird geloescht. ġ

#### Bit 3 SLCT IN

Eine 1 in dieser Bit-Position waehlt den Drucker an.

#### Bit 4 IRQEN

Wird Bit 4 auf 1 gesetzt, so wird ein Interruptsignal erze sobald das Statussignal /ACK seinen Zustand high in low vererzeugt,

Entsprechend der Einordnung des Adapter im System ist es moeg-lich, die Interruptsignale IRQ7 und IRQ5 durch Schalter einzu-

Diese Bitpositionen werden nicht benutzt.

Adressen: (0379H und 037DH oder 0279H und 027DH) Druckerstatusregister (x79h,x7Dh)

Bedeutung der Bits beschrieben: gister gespeichert. Der Status des Drucker wird in diesem durch die CPU lesbaren Re-In den folgenden Ausfuehrungen wird die

Diese Bitpositionen werden nicht benutzt.

Bit 3 /ERROR

Hat dieses Bit den Zustand O, in einen Fehlerzustand geraten. so bedeutet das, der Drucker ist

Eine logische 1 zeigt der CPU an, dass der wurde. Eine logische O bedeutet, der Drucker ist nicht angewaehlt. Drucker angewaehlt

Eine logische O zeigt an, dass der Drucker ein Zeichen verar-beitet hat und bereit ist, ein anderes Zeichen zu empfangen. Eine logische 1 bedeutet, der Drucker ist nicht bereit ein an-deres Zeichen zu empfangen. Normalerweise wird dieses Signal eine Bit 6 /ACKNLG Dieses Bit zeigt an, ob das Papierende erreicht wurde. logische 1 signalisert das kein Papier eingelegt ist.

annaehernd 5 Mikrosekunden vor dem Ende des /BUSY-Signals aktiv

Bit 7 /BUSY

Dieses Bit zeigt an, dass der Drucker besetzt ist und keine Daten annehmen kann. Eine logisch O bedeutet, der Drucker ist besetzt. Eine logische 1 zeigt an, dass der Drucker nicht besetzt ist. Dieses Signal wird in folgenden Zustaenden auf logisch O

- waehrend der Datenuebertragung
- waehrend des Druckens
- wenn der
- Wenn der Druckkopf seine Position aendert
  Drucker sich im off-line-Zustand befindet oder
- waehrend eines Fehlerzustandes.